回路図リントエンジン
ネイティブERCを超える、ローカルなルール違反やベストプラクティスに関するアドバイザリーチェックを実行します。
チェック内容
- NOERCディレクティブのない未接続ピン
- NOERCが適用された未接続ピン（監査証跡）
- ERCチェックが適用されていないネット
- ネットに接続されているNC（No Connect）ピン
- ピン接続の異常
出力
カテゴリ別の検出結果とサマリーカウントを含むピン接続レポート。
ライブラリモデル評価
回路図ライブラリモデルの品質をレターグレードで評価し、改善が必要な領域を文書化し、均一性を確保し、ライブラリ品質のベースラインを確立します。
評価内容
- ICピンの電気的特性（入力/出力/双方向/電源）
- シールドコネクタモデルの完全性
- ヒューリスティクスに基づくコンポーネント検証
- フットプリント割り当て
- 3Dモデルの利用可能性
- シミュレーションモデルの利用可能性
出力
レターグレード、検証ヒューリスティクスの凡例、コンポーネントごとの監査、フットプリント/モデルインベントリを含むライブラリ品質サマリー。
回路図レビューエンジン
複数シートおよび機能境界をまたぐチェックを含む、シート間およびインターフェース間の整合性を評価します。
チェック内容
- ERC除外の監査
- 未接続・未マークのピン
- EMC設計チェック（コネクタシェルグランド）
- LSSI（低速シリアルインターフェース）の使用状況：I2C、SPI、JTAG、Microwire
- HSSI（高速シリアルインターフェース）の使用状況
- 不揮発性メモリインターフェースと制約
- 部分的インターフェース検出（完全に検出されないネット）
出力
低速シリアルインターフェースレポート、メモリインターフェース分析（完全/不完全インターフェースフラグ付き）、EMC設計チェックレポート。
ドキュメントエンジン
正式なドキュメントパッケージに直接含めることができる回路図由来のドキュメント成果物を生成します。
生成内容
- 信号名と説明を含むコネクタピンアウト
- メーカーと部品番号を含む嵌合コネクタ相互参照
- 信号テーブル
- 物理サイズを含むテストポイントテーブル
- PCBフットプリント割り当てを含むコンポーネント説明
- 3Dおよびシミュレーションモデルインベントリ
- スイッチドキュメントおよび設定テーブル
- ターゲットデバイス別JTAGコネクタ割り当て
出力
コネクタピンアウトセクション、スイッチドキュメント、コンポーネントインベントリテーブル — すべて設計ドキュメントまたは製造パッケージに含めるためにフォーマット済み。
DFTエンジン
テスト容易性設計の計画と境界スキャン開発を支援するため、回路図レベルのテスト意図をレビューします。
チェック内容
- 設計全体のテストポイントカバレッジ
- 電源レールのテストポイント
- プログラミングインターフェースのテストポイント（JTAG、SWD）
- オシレータ出力イネーブルのテストポイント
- プローブアクセスの考慮事項
- ケルビンテストが必要な抵抗
- 固定されたイネーブルと出力
- スイッチDFT分析
出力
カテゴリ別に整理された物理テストポイントDFTレポート：電源レール、プログラミングインターフェース、オシレータOE、ケルビン抵抗。テストポイントはシート別および集約でインデックス化。
← Tomachieに戻る