회로도 린트 엔진
기본 ERC를 넘어서는 지역화된 규칙 위반 및 모범 사례 문제에 대한 권고 검사를 수행합니다.
검사 항목
- NOERC 지시어 없이 연결되지 않은 핀
- NOERC가 있는 연결되지 않은 핀 (감사 추적)
- ERC 검사가 적용되지 않은 넷
- 넷에 연결된 NC (미연결) 핀
- 핀 연결 이상
출력
분류된 발견 사항 및 요약 수가 포함된 핀 연결 보고서.
라이브러리 모델 평가
회로도 라이브러리 모델의 품질을 문자 등급으로 평가하여 개선이 필요한 영역을 문서화하고, 균일성을 강화하며, 라이브러리 품질의 기준선을 수립합니다.
평가 항목
- IC 핀 전기적 속성 (입력/출력/양방향/전원)
- 차폐 커넥터 모델 완성도
- 휴리스틱 기반 부품 검증
- 풋프린트 할당
- 3D 모델 가용성
- 시뮬레이션 모델 가용성
출력
문자 등급, 검증 휴리스틱 범례, 부품별 감사, 풋프린트/모델 인벤토리가 포함된 라이브러리 품질 요약.
회로도 검토 엔진
여러 시트 및 기능 경계에 걸친 검사를 포함하여 시트 간 및 인터페이스 간 일관성을 평가합니다.
검사 항목
- ERC 제외 감사
- 연결되지 않은 핀 및 표시되지 않은 핀
- EMC 설계 검사 (커넥터 쉘 접지)
- LSSI (저속 직렬 인터페이스) 사용: I2C, SPI, JTAG, Microwire
- HSSI (고속 직렬 인터페이스) 사용
- 비휘발성 메모리 인터페이스 및 제약 조건
- 부분 인터페이스 감지 (완전히 감지되지 않은 넷)
출력
저속 직렬 인터페이스 보고서, 메모리 인터페이스 분석 (완전 및 불완전 인터페이스 플래그), EMC 설계 검사 보고서.
문서화 엔진
공식 문서 패키지에 직접 포함할 수 있는 회로도 기반 문서 산출물을 생성합니다.
생성 항목
- 신호 이름 및 설명이 포함된 커넥터 핀아웃
- 제조사 및 부품 번호가 포함된 메이팅 커넥터 교차 참조
- 신호 테이블
- 물리적 크기가 포함된 테스트 포인트 테이블
- PCB 풋프린트 할당이 포함된 부품 설명
- 3D 및 시뮬레이션 모델 인벤토리
- 스위치 문서 및 구성 테이블
- 대상 디바이스별 JTAG 커넥터 할당
출력
커넥터 핀아웃 섹션, 스위치 문서, 부품 인벤토리 테이블 — 설계 문서 또는 제조 패키지에 포함할 수 있는 형식.
DFT 엔진
DFT 계획 수립 및 바운더리 스캔 개발을 지원하기 위해 회로도 수준의 테스트 의도를 검토합니다.
검사 항목
- 설계 전체의 테스트 포인트 커버리지
- 전원 레일 테스트포인트
- 프로그래밍 인터페이스 테스트포인트 (JTAG, SWD)
- 오실레이터 출력 인에이블 테스트포인트
- 프로브 액세스 고려사항
- 켈빈 테스트가 필요한 저항
- 고정된 인에이블 및 출력
- 스위치 DFT 분석
출력
카테고리별로 정리된 물리적 테스트포인트 DFT 보고서: 전원 레일, 프로그래밍 인터페이스, 오실레이터 OE, 켈빈 저항. 시트별 및 종합 테스트포인트 인덱스.
← Tomachie로 돌아가기