Mecanismo de Lint de Esquemático
Realiza verificações consultivas para violações de regras localizadas e problemas de melhores práticas além do ERC nativo.
O que verifica
- Pinos não conectados sem diretiva NOERC
- Pinos não conectados com NOERC (trilha de auditoria)
- Redes sem verificações ERC aplicadas
- Pinos NC (Sem Conexão) que estão conectados a redes
- Anomalias de conectividade de pinos
Saída
Relatório de Conectividade de Pinos com constatações categorizadas e contagens resumidas.
Avaliação de Modelo de Biblioteca
Atribui notas de qualidade aos modelos de biblioteca de esquemático para documentar áreas que precisam de melhoria, impor uniformidade e estabelecer uma linha de base de qualidade de biblioteca.
O que avalia
- Propriedades elétricas de pinos de CI (entrada/saída/bidirecional/alimentação)
- Completude do modelo de conector blindado
- Validação de componentes contra heurísticas
- Atribuições de footprint
- Disponibilidade de modelo 3D
- Disponibilidade de modelo de simulação
Saída
Resumo de Qualidade de Biblioteca com notas, legenda de heurísticas de validação, auditoria componente por componente e inventário de footprints/modelos.
Mecanismo de Revisão de Esquemático
Avalia consistência entre folhas e entre interfaces, incluindo verificações que abrangem múltiplas folhas e limites funcionais.
O que verifica
- Auditoria de exclusões ERC
- Pinos não conectados e não marcados
- Verificações de projeto EMC (aterramento de carcaça de conector)
- Uso de LSSI (Interface Serial de Baixa Velocidade): I2C, SPI, JTAG, Microwire
- Uso de HSSI (Interface Serial de Alta Velocidade)
- Interfaces e restrições de memória não volátil
- Detecção de interface parcial (redes não totalmente detectadas)
Saída
Relatório de Interfaces Seriais de Baixa Velocidade, Análise de Interface de Memória (com indicadores de interface completa e incompleta), Relatório de Verificações de Projeto EMC.
Mecanismo de Documentação
Gera artefatos de documentação derivados do esquemático adequados para inclusão direta em pacotes de documentação formal.
O que gera
- Pinagem de conectores com nomes e descrições de sinais
- Referência cruzada de conector de acoplamento com fabricante e part number
- Tabelas de sinais
- Tabelas de pontos de teste com tamanho físico
- Descrições de componentes com atribuições de footprint PCB
- Inventário de modelos 3D e de simulação
- Documentação de chaves e tabelas de configuração
- Atribuições de conector JTAG por dispositivo alvo
Saída
Seção de Pinagem de Conectores, Documentação de Chaves, tabelas de inventário de componentes — tudo formatado para inclusão em documentação de projeto ou pacotes de fabricação.
Mecanismo DFT
Revisa a intenção de teste no nível do esquemático para apoiar o planejamento de design-for-test e o desenvolvimento de boundary scan.
O que verifica
- Cobertura de pontos de teste em todo o projeto
- Pontos de teste de trilhas de alimentação
- Pontos de teste de interface de programação (JTAG, SWD)
- Pontos de teste de habilitação de saída de oscilador
- Considerações de acesso de sonda
- Resistores que requerem teste Kelvin
- Habilitações e saídas fixadas
- Análise DFT de chaves
Saída
Relatório DFT de Pontos de Teste Físicos organizado por categoria: trilhas de alimentação, interfaces de programação, OE de oscilador, resistores Kelvin. Pontos de teste indexados por folha e em agregado.
← Voltar ao Tomachie