เครื่องมือ Schematic Lint
ตรวจสอบเชิงแนะนำสำหรับการละเมิดกฎเฉพาะจุดและปัญหาแนวปฏิบัติที่ดีนอกเหนือจาก ERC พื้นฐาน
สิ่งที่ตรวจสอบ
- พินที่ไม่ได้เชื่อมต่อโดยไม่มีคำสั่ง NOERC
- พินที่ไม่ได้เชื่อมต่อที่มี NOERC (บันทึกการตรวจสอบ)
- เน็ตที่ไม่มีการตรวจสอบ ERC
- พิน NC (No Connect) ที่เชื่อมต่อกับเน็ต
- ความผิดปกติในการเชื่อมต่อพิน
ผลลัพธ์
รายงานการเชื่อมต่อพินพร้อมการค้นพบที่จัดหมวดหมู่และจำนวนสรุป
การประเมินโมเดลไลบรารี
ให้เกรดตัวอักษรสำหรับคุณภาพโมเดลไลบรารีวงจรเพื่อบันทึกพื้นที่ที่ต้องปรับปรุง บังคับใช้ความสม่ำเสมอ และกำหนดเส้นฐานคุณภาพไลบรารี
สิ่งที่ประเมิน
- คุณสมบัติทางไฟฟ้าของพิน IC (อินพุต/เอาต์พุต/สองทิศทาง/จ่ายไฟ)
- ความสมบูรณ์ของโมเดลคอนเนกเตอร์ที่มีชิลด์
- การตรวจสอบชิ้นส่วนเทียบกับฮิวริสติก
- การกำหนดฟุตพริ้นท์
- ความพร้อมของโมเดล 3D
- ความพร้อมของโมเดลจำลอง
ผลลัพธ์
สรุปคุณภาพไลบรารีพร้อมเกรดตัวอักษร คำอธิบายฮิวริสติกการตรวจสอบ การตรวจสอบทีละชิ้นส่วน และสินค้าคงคลังฟุตพริ้นท์/โมเดล
เครื่องมือรีวิววงจร
ประเมินความสอดคล้องข้ามแผ่นและข้ามอินเทอร์เฟซ รวมถึงการตรวจสอบที่ครอบคลุมหลายแผ่นและขอบเขตฟังก์ชัน
สิ่งที่ตรวจสอบ
- การตรวจสอบข้อยกเว้น ERC
- พินที่ไม่ได้เชื่อมต่อและไม่ได้ทำเครื่องหมาย
- การตรวจสอบการออกแบบ EMC (การต่อลงดินเปลือกคอนเนกเตอร์)
- การใช้งาน LSSI (อินเทอร์เฟซซีเรียลความเร็วต่ำ): I2C, SPI, JTAG, Microwire
- การใช้งาน HSSI (อินเทอร์เฟซซีเรียลความเร็วสูง)
- อินเทอร์เฟซและข้อจำกัดของหน่วยความจำแบบไม่ลบเลือน
- การตรวจจับอินเทอร์เฟซบางส่วน (เน็ตที่ตรวจจับไม่ครบ)
ผลลัพธ์
รายงานอินเทอร์เฟซซีเรียลความเร็วต่ำ การวิเคราะห์อินเทอร์เฟซหน่วยความจำ (พร้อมแฟล็กอินเทอร์เฟซสมบูรณ์และไม่สมบูรณ์) รายงานการตรวจสอบการออกแบบ EMC
เครื่องมือสร้างเอกสาร
สร้างสิ่งประดิษฐ์เอกสารจากวงจรที่เหมาะสำหรับการรวมโดยตรงในชุดเอกสารอย่างเป็นทางการ
สิ่งที่สร้าง
- พินเอาต์คอนเนกเตอร์พร้อมชื่อสัญญาณและคำอธิบาย
- การอ้างอิงข้ามคอนเนกเตอร์คู่สัมพันธ์พร้อมผู้ผลิตและหมายเลขชิ้นส่วน
- ตารางสัญญาณ
- ตารางจุดทดสอบพร้อมขนาดทางกายภาพ
- คำอธิบายชิ้นส่วนพร้อมการกำหนดฟุตพริ้นท์ PCB
- สินค้าคงคลังโมเดล 3D และจำลอง
- เอกสารสวิตช์และตารางการกำหนดค่า
- การกำหนดคอนเนกเตอร์ JTAG ตามอุปกรณ์เป้าหมาย
ผลลัพธ์
ส่วนพินเอาต์คอนเนกเตอร์ เอกสารสวิตช์ ตารางสินค้าคงคลังชิ้นส่วน — ทั้งหมดจัดรูปแบบสำหรับการรวมในเอกสารการออกแบบหรือชุดการผลิต
เครื่องมือ DFT
รีวิวเจตนาการทดสอบระดับวงจรเพื่อสนับสนุนการวางแผน Design-for-Test และการพัฒนา Boundary Scan
สิ่งที่ตรวจสอบ
- ครอบคลุมจุดทดสอบทั่วทั้งการออกแบบ
- จุดทดสอบสายจ่ายไฟ
- จุดทดสอบอินเทอร์เฟซโปรแกรม (JTAG, SWD)
- จุดทดสอบ output-enable ของออสซิลเลเตอร์
- ข้อพิจารณาการเข้าถึงโพรบ
- ตัวต้านทานที่ต้องการการทดสอบแบบ Kelvin
- เอาต์พุตและเอนาเบิลที่ผูกค่าคงที่
- การวิเคราะห์ DFT สวิตช์
ผลลัพธ์
รายงาน DFT จุดทดสอบทางกายภาพจัดตามหมวดหมู่: สายจ่ายไฟ อินเทอร์เฟซโปรแกรม ออสซิลเลเตอร์ OE ตัวต้านทาน Kelvin จุดทดสอบจัดทำดัชนีตามแผ่นและรวม
← กลับไปยัง Tomachie