اسکیمیٹک لنٹ انجن
مخصوص مقامات پر رولز کی خلاف ورزیوں اور بہترین طریقوں سے متعلق مسائل کی مشاورتی جانچ کرتا ہے، جو ٹول کے اپنے ERC سے آگے جاتی ہے۔
یہ کیا جانچتا ہے
- NOERC ہدایت کے بغیر غیر منسلک پنز
- NOERC کے ساتھ غیر منسلک پنز (آڈٹ ٹریل)
- وہ نیٹس جن پر ERC جانچ لاگو نہیں
- NC (No Connect) پنز جو نیٹس سے منسلک ہیں
- پن کنیکٹیویٹی میں بے قاعدگیاں
آؤٹ پٹ
درجہ بند نتائج اور خلاصہ گنتی کے ساتھ پن کنیکٹیویٹی رپورٹ۔
لائبریری ماڈل کی جانچ
اسکیمیٹک لائبریری ماڈلز کے معیار کو حرفی گریڈ دیتا ہے تاکہ بہتری کے متقاضی پہلوؤں کو دستاویزی شکل دی جائے، یکسانیت نافذ کی جائے، اور لائبریری کے معیار کی ایک بنیادی سطح قائم کی جائے۔
یہ کن چیزوں کا جائزہ لیتا ہے
- IC پنز کی برقی خصوصیات (ان پٹ/آؤٹ پٹ/دو طرفہ/پاور)
- شیلڈڈ کنیکٹر ماڈل کی تکمیل
- ہیورسٹکس کی بنیاد پر کمپوننٹ کی توثیق
- فٹ پرنٹ تفویضات
- 3D ماڈل کی دستیابی
- سمولیشن ماڈل کی دستیابی
آؤٹ پٹ
لائبریری کوالٹی کا خلاصہ، جس میں حرفی گریڈز، توثیقی ہیورسٹکس کی وضاحت، ہر کمپوننٹ کا الگ آڈٹ، اور فٹ پرنٹس/ماڈلز کی انوینٹری شامل ہے۔
اسکیمیٹک ریویو انجن
شیٹس اور انٹرفیسز کے مابین مطابقت کا جائزہ لیتا ہے، بشمول ان جانچوں کے جو متعدد شیٹس اور فنکشنل حدود پر محیط ہوں۔
یہ کیا جانچتا ہے
- ERC استثنیٰ کا آڈٹ
- غیر منسلک اور غیر نشان زدہ پنز
- EMC ڈیزائن جانچ (کنیکٹر شیل گراؤنڈنگ)
- LSSI (کم رفتار سیریل انٹرفیس) کا استعمال: I2C، SPI، JTAG، Microwire
- HSSI (تیز رفتار سیریل انٹرفیس) کا استعمال
- نان وولاٹائل میموری انٹرفیسز اور ان کی پابندیاں
- جزوی انٹرفیس کی نشاندہی (وہ نیٹس جن کی مکمل شناخت نہیں ہوئی)
آؤٹ پٹ
کم رفتار سیریل انٹرفیسز کی رپورٹ، میموری انٹرفیس تجزیہ (مکمل اور نامکمل انٹرفیس کی نشاندہی کے ساتھ)، EMC ڈیزائن چیکس رپورٹ۔
دستاویزات انجن
اسکیمیٹک سے اخذ کردہ ایسی دستاویزات تیار کرتا ہے جو باضابطہ دستاویزی پیکجز میں براہِ راست شامل کی جا سکیں۔
یہ کیا تیار کرتا ہے
- سگنل کے ناموں اور وضاحتوں کے ساتھ کنیکٹر پن آؤٹس
- مینوفیکچرر اور پارٹ نمبر کے ساتھ میٹنگ کنیکٹر کا کراس ریفرنس
- سگنل ٹیبلز
- فزیکل سائز کے ساتھ ٹیسٹ پوائنٹ ٹیبلز
- PCB فٹ پرنٹ تفویضات کے ساتھ کمپوننٹ کی وضاحتیں
- 3D اور سمولیشن ماڈل انوینٹری
- سوئچ دستاویزات اور کنفیگریشن ٹیبلز
- ٹارگٹ ڈیوائس کے لحاظ سے JTAG کنیکٹر تفویضات
آؤٹ پٹ
کنیکٹر پن آؤٹس سیکشن، سوئچ دستاویزات، کمپوننٹ انوینٹری ٹیبلز—سب ڈیزائن دستاویزات یا مینوفیکچرنگ پیکجز میں شامل کرنے کے لیے فارمیٹ شدہ۔
DFT انجن
ڈیزائن فار ٹیسٹ (DFT) کی منصوبہ بندی اور باؤنڈری اسکین کی تیاری میں معاونت کے لیے اسکیمیٹک کی سطح پر ٹیسٹ کے ارادے کا جائزہ لیتا ہے۔
یہ کیا جانچتا ہے
- پورے ڈیزائن میں ٹیسٹ پوائنٹ کوریج
- پاور ریل ٹیسٹ پوائنٹس
- پروگرامنگ انٹرفیس ٹیسٹ پوائنٹس (JTAG، SWD)
- آسیلیٹر آؤٹ پٹ اینیبل ٹیسٹ پوائنٹس
- پروب رسائی سے متعلق امور
- وہ ریزسٹرز جنہیں کیلون ٹیسٹ درکار ہے
- مستقل طور پر باندھے گئے (tied-off) اینیبلز اور آؤٹ پٹس
- سوئچ DFT تجزیہ
آؤٹ پٹ
زمرہ وار ترتیب دی گئی فزیکل ٹیسٹ پوائنٹ DFT رپورٹ: پاور ریلز، پروگرامنگ انٹرفیسز، آسیلیٹر OE، کیلون ریزسٹرز۔ ٹیسٹ پوائنٹس شیٹ وار اور مجموعی طور پر انڈیکس کیے گئے ہیں۔
← Tomachie پر واپس جائیں