原理图Lint引擎
执行超出原生ERC范围的局部规则违反和最佳实践问题的建议性检查。
检查内容
- 未连接的引脚（无NOERC指令）
- 带NOERC的未连接引脚（审计跟踪）
- 未应用ERC检查的网络
- 连接到网络的NC（无连接）引脚
- 引脚连接异常
输出
引脚连接报告，包含分类发现和汇总计数。
元件库评估
对原理图库模型质量进行字母评级，记录需要改进的领域，强制统一性，并建立库质量基线。
评估内容
- IC引脚电气属性（输入/输出/双向/电源）
- 屏蔽连接器模型完整性
- 元件启发式验证
- 封装分配
- 3D模型可用性
- 仿真模型可用性
输出
库质量摘要，包含字母评级、验证启发式图例、逐元件审计以及封装/模型清单。
原理图审查引擎
评估跨页和跨接口一致性，包括跨多个页面和功能边界的检查。
检查内容
- ERC排除审计
- 未连接和未标记的引脚
- EMC设计检查（连接器外壳接地）
- LSSI（低速串行接口）使用：I2C、SPI、JTAG、Microwire
- HSSI（高速串行接口）使用
- 非易失性存储器接口和约束
- 部分接口检测（未完全检测的网络）
输出
低速串行接口报告、存储器接口分析（包含完整和不完整接口标记）、EMC设计检查报告。
文档引擎
生成适合直接纳入正式文档包的原理图派生文档工件。
生成内容
- 连接器引脚分配（包含信号名称和描述）
- 配对连接器交叉引用（包含制造商和料号）
- 信号表
- 测试点表（包含物理尺寸）
- 元件描述（包含PCB封装分配）
- 3D和仿真模型清单
- 开关文档和配置表
- 按目标设备分类的JTAG连接器分配
输出
连接器引脚分配部分、开关文档、元件清单表——全部格式化以便纳入设计文档或制造包。
DFT引擎
审查原理图级测试意图，支持可测试性设计规划和边界扫描开发。
检查内容
- 设计中的测试点覆盖率
- 电源轨测试点
- 编程接口测试点（JTAG、SWD）
- 振荡器输出使能测试点
- 探针可及性考虑
- 需要开尔文测试的电阻
- 固定的使能和输出
- 开关DFT分析
输出
物理测试点DFT报告，按类别组织：电源轨、编程接口、振荡器OE、开尔文电阻。测试点按页面和汇总索引。
← 返回Tomachie