Движок lint-проверки схем
Выполняет рекомендательные проверки на локальные нарушения правил и отклонения от лучших практик, выходящие за рамки стандартной ERC.
Что проверяется
- Неподключённые выводы без директивы NOERC
- Неподключённые выводы с NOERC (журнал аудита)
- Цепи без применённых проверок ERC
- Выводы NC (не подключать), подключённые к цепям
- Аномалии подключения выводов
Результат
Отчёт о подключении выводов с категоризированными находками и итоговыми подсчётами.
Оценка качества библиотечных моделей
Присваивает буквенные оценки качеству библиотечных моделей схемы для документирования областей, требующих улучшения, обеспечения единообразия и установления базового уровня качества библиотек.
Что оценивается
- Электрические свойства выводов ИС (вход/выход/двунаправленный/питание)
- Полнота моделей экранированных разъёмов
- Валидация компонентов по эвристикам
- Назначения посадочных мест
- Наличие 3D-моделей
- Наличие моделей для симуляции
Результат
Сводка качества библиотеки с буквенными оценками, легендой эвристик валидации, покомпонентным аудитом и инвентаризацией посадочных мест/моделей.
Движок рецензирования схем
Оценивает согласованность между листами и интерфейсами, включая проверки, охватывающие несколько листов и функциональных границ.
Что проверяется
- Аудит исключений ERC
- Неподключённые и немаркированные выводы
- Проверки ЭМС-проектирования (заземление корпусов разъёмов)
- Использование LSSI (низкоскоростных последовательных интерфейсов): I2C, SPI, JTAG, Microwire
- Использование HSSI (высокоскоростных последовательных интерфейсов)
- Интерфейсы энергонезависимой памяти и ограничения
- Обнаружение неполных интерфейсов (не все цепи обнаружены)
Результат
Отчёт по низкоскоростным последовательным интерфейсам, анализ интерфейсов памяти (с отметками полных и неполных интерфейсов), отчёт по проверкам ЭМС.
Движок документации
Генерирует документационные артефакты из схемы, пригодные для прямого включения в пакеты формальной документации.
Что генерируется
- Распиновка разъёмов с именами и описаниями сигналов
- Перекрёстная ссылка ответных разъёмов с указанием производителя и номера детали
- Таблицы сигналов
- Таблицы тестовых точек с физическими размерами
- Описания компонентов с назначенными посадочными местами PCB
- Инвентаризация 3D-моделей и моделей для симуляции
- Документация переключателей и таблицы конфигурации
- Назначения разъёмов JTAG по целевым устройствам
Результат
Раздел распиновки разъёмов, документация переключателей, таблицы инвентаризации компонентов — всё отформатировано для включения в проектную документацию или производственные пакеты.
Движок DFT
Анализирует тестовые намерения на уровне схемы для поддержки планирования тестируемости и разработки граничного сканирования.
Что проверяется
- Покрытие тестовыми точками по всему проекту
- Тестовые точки шин питания
- Тестовые точки интерфейсов программирования (JTAG, SWD)
- Тестовые точки разрешения выхода генераторов
- Условия доступа зондов
- Резисторы, требующие четырёхпроводного (Кельвина) измерения
- Привязанные к фиксированному уровню разрешения и выходы
- DFT-анализ переключателей
Результат
Отчёт DFT по физическим тестовым точкам, организованный по категориям: шины питания, интерфейсы программирования, разрешение выхода генераторов, резисторы Кельвина. Тестовые точки индексируются по листам и в агрегированном виде.
← Вернуться на Tomachie