PCB schematic design hardening through AI
Tōmachie ((Томачи)) provides generative design and design-for-test which goes beyond ERC to harden your Altium1, KiCad, or OrCAD2 schematics for layout. It checks for design errors in LSSI and HSSI, traces full impedance paths across devices, grades library model quality, and predicts AXI, AOI, ICT, FPT and boundary scan fault coverage, then auto-inserts test points to hit your fault coverage targets — then writes the changes to an updated project of your native schematic files. The output is a 10,000+ word design review document ready for stakeholder sign-off.
Предварительно сгенерированный отчёт — посмотрите, как выглядит результат, без загрузки.
Submit Schematic for Design Audit, DFT, and Auto-Documentation
Учётная запись не нужна — просто введите адрес электронной почты для получения результатов. Links are valid for две недели.
1 Altium является зарегистрированным товарным знаком Altium Limited. KiCad является товарным знаком проекта KiCad. OrCAD является зарегистрированным товарным знаком Cadence Design Systems. Товарные знаки используются в соответствии с доктриной добросовестного использования исключительно для идентификации совместимых форматов файлов. Никакого одобрения или аффилированности не подразумевается.
2 OrCAD DSN support is in progress; currently manual test point insertion only.