なぜTomachieなのか？
エンジニアは退職します。会社は買収されます。外注先は入れ替わります。新入社員は、ドキュメントのない他人の設計15シートを引き継ぐことになります。
Tomachieは設計に含まれる情報を可視化し、次のエンジニアがゼロからスタートしなくて済むようにします。そして、元の設計者にとっても、書く必要のなかったドキュメントを提供します。
Tomachieを際立たせる3つの能力があります。生成型DFTは、レイアウト工程が始まる前にstuck-at故障カバレッジ目標を達成するためのテストポイントを自動的に挿入します。セマンティック監査は、デバイス間のインピーダンス経路をトレースし、JTAGチェーンをBSDLと照合して検証し、人間によるレビューでは見逃されるライブラリエラーを捕捉します。PCOLA-SOQスコアリングは、実世界の試験容易性指標に基づき、製造リスクをアルファベット評価（A〜F）で定量化します。
あなたは自分の設計が良いものだと分かっています — Tomachieのスコアでそれを関係者に証明しましょう。すべての分析は100点満点のスコアを生成し、順位を上げるために何を変更すべきかを詳細に示します。ご希望であれば、あなたの最高スコアは統計ページでトップデザイナーと並んで公開されます。
生成型DFT：故障カバレッジを自動で追い込む
ほとんどのERCツールは指摘するだけです。Tomachieは実行します。目標を設定すれば、強化された設計が返ってきます。
狙い撃ちのカバレッジ
stuck-at故障カバレッジまたはPCOLA-SOQの目標パーセンテージを設定してください。Tomachieが、どのネットにテストポイントが必要か、目標達成のためにいくつ追加すべきかを判断します。
自動挿入
テストポイントコンポーネントは、回路図ファイルに直接配置されます — Altiumネイティブシンボル、KiCadネイティブシンボル。手作業でパッドを一つずつ当て推量する必要はありません。修正されたプロジェクトは、そのまま開ける状態で戻ってきます。
レイアウトのためのスペース予算
回路図段階でテストポイントを追加することで、レイアウトには最初から明確なフットプリント数が与えられます。後工程での配線混雑もなく、後から無理にTPを押し込むことによる信号品位の妥協もありません。
目標値を指定してTomachieを初めて実行したとき、あなたの修正された回路図は、テストポイントが既に配置された状態で戻ってきます。AltiumまたはKiCadで開いてください — 作業は完了しています。
レポート内容
- 設計サマリー
- ピン接続レポート
- メモリインターフェース分析
- 低速シリアルインターフェース
- コネクタピンアウト
- 物理テストポイントDFT
- EMC設計チェック
- 回路図ライブラリ品質
- スイッチドキュメント
- HSSI / Differential Pair Analysis
- Boundary Scan / JTAG Chain Validation
- PCOLA-SOQ Scoring
分析エンジン
回路図リントエンジン
Semantic auditing beyond native ERC — catches mischaracterized pins, broken impedance paths, and property errors invisible to standard rule checks.
ライブラリモデル評価
ライブラリモデルの品質をレターグレードで評価し、設計全体の均一性を確保します。
回路図レビューエンジン
シート間の整合性、インターフェース検証、EMCチェック、LSSI/HSSIの使用状況。
ドキュメントエンジン
コネクタピンアウト、信号テーブル、テストポイントテーブル、コンポーネントサマリー。
DFTエンジン
生成型デザイン・フォー・テスト：stuck-at故障カバレッジまたはPCOLA-SOQの目標パーセンテージを設定すれば、Tomachieがテストポイントコンポーネントを回路図に自動挿入します。AXI、AOI、ICT、フライングプローブ、バウンダリスキャンのカバレッジを予測します。レイアウトに進める状態の修正済みプロジェクトを返します。