Примеры документов анализа проекта

Стандартный ERC проверяет цепи. Tomachie проверяет пути — верифицируя целостность дифференциальных пар и непрерывность импеданса по всей сигнальной цепочке, даже через пассивные компоненты и разъёмы. Он находит скрытое: неправильно охарактеризованные выводы, разорванные пути импеданса и невидимые ошибки свойств, которые нарушают работу мастеров трассировки. Эти предварительно сгенерированные отчёты показывают полный результат анализа, каждый содержит более 10 000 слов DFT-анализа, проверок ЭМС, оценки PCOLA-SOQ, распиновки разъёмов и документации покрытия тестовых точек:

• Обзор проекта FPGA1394V3 — Интерфейс IEEE 1394 FireWire с Xilinx XC7Z020 FPGA, анализ граничного сканирования BSDL, валидация цепочки JTAG
• Обзор проекта MB1191 — Отладочная плата STM32 Nucleo-144 с процессором ARM Cortex-M
• Обзор проекта TIDA-050036 — Эталонный проект промышленной базовой платы Texas Instruments

Пример содержания отчёта

Tomachie генерирует интерактивный HTML-отчёт с навигацией по разделам. Вот что вы получите:

DFT-анализ переключателей — выявляет конфигурационные переключатели без возможности тестового управления, рассчитывает значения изоляционных резисторов для совместимости с ATE.

Инвентаризация тестовых точек с анализом покрытия шин питания — каждая силовая цепь проверена на наличие тестового доступа.

Проверки ЭМС, валидация библиотек компонентов, аудит посадочных мест и моделей — всё в одном отчёте.

Левая навигационная панель позволяет перейти к любому разделу. Отчёты включают: общие сведения о проекте, связность выводов, интерфейсы памяти, последовательные интерфейсы, распиновку разъёмов, DFT-анализ, оценки качества библиотек и многое другое.

Что загружать

Заархивируйте файлы схемы в ZIP и загрузите. Вот что нам нужно:

Совет: При запросе схем у проектировщика или подрядчика попросите также файлы проекта (.PrjPcb или .kicad_pro) вместе с файлами схемы. Многие проектировщики забывают их включить.