PCB پاور انٹیگریٹی: دو پاور اینالائزرز کے ساتھ STM32MP215F-DK (MB2059) کے PDN کا DC PI
KiPI اور FYPA دو اوپن سورس پاور انٹیگریٹی اینالائزرز ہیں، اور دونوں بہت اچھے ہیں۔ Drew Maatman کے زیرِ انتظام KiPI (github.com/drewsum/KiPI) KiCad پر فوکس کرتا ہے اور ODB++ بھی پڑھتا ہے، اس لیے یہ Tomachie سے ان ٹولز تک کے فلو کو ڈی بگ اور ویلیڈیٹ کرنے کی بنیاد بن گیا۔ anarthrous-eda کے زیرِ انتظام FYPA (github.com/anarthrous-eda/FYPA) کا فوکس Altium پر ہے۔
ہم نے STMicroelectronics کا MB2059 PCB استعمال کیا کیونکہ اس کے ساتھ Altium .PcbDoc اور ODB++ آؤٹ پٹ دونوں موجود ہیں۔ ہم نے ODB++ کو Tomachie کی pdn.json کے ساتھ KiPI میں دیا، اور FYPA نے .PcbDoc کو اسی Tomachie pdn.json کے ساتھ استعمال کیا۔
اس مشق کا مقصد یہ طے کرنا نہیں تھا کہ کون سا ٹول بہتر ہے، بلکہ ویلیڈیشن حاصل کرنا اور دونوں ٹولز کے ساتھ ساتھ Tomachie میں بھی غلطیاں تلاش کرنا تھا۔ نتیجے میں ہم نے دونوں پروجیکٹس میں اپ اسٹریم فکسز کا حصہ ڈالا: KiPI میں چھ مرج شدہ پل ریکویسٹس اور FYPA میں ایک، اور نتائج یہاں شیئر کر رہے ہیں۔ مختلف سولورز اور مختلف PCB ڈیٹا (ODB++ اور .PcbDoc) استعمال کرنے کے باوجود، دونوں اب ہر ریل پر 0.2 mV کے اندر متفق ہیں۔
Tomachie نے MB2059 کا اسکیمیٹک اور اس کی ڈیٹا شیٹس پڑھیں اور ایک پاور ٹری فائل لکھی: ہر ریل، اس کا ریگولیٹر، ریگولیٹر کی آؤٹ پٹ ٹالرینس، ہر لوڈ کی پنز اور زیادہ سے زیادہ کرنٹ، اور ہر لوڈ کی ڈیٹا شیٹ میں اجازت یافتہ کم از کم سپلائی وولٹیج۔ پھر KiPI اور FYPA نے یہی فائل بورڈ کے اپنے کاپر پر حل کی۔
ہر جگہ بدترین صورت: ہر ریگولیٹر اپنی ڈیٹا شیٹ کے آؤٹ پٹ بینڈ کے نچلے سرے پر، ہر لوڈ اپنے زیادہ سے زیادہ کرنٹ پر، USB ان پٹ اپنی کم از کم حد پر۔ ہر ریل کے لیے سوال یہ ہے کہ کیا لوڈ کی پنز پر وولٹیج اس لوڈ کی ڈیٹا شیٹ کی کم از کم حد سے اوپر رہتا ہے۔
STM32MP215F-DK (MB2059) کی مکمل رپورٹ
DC PI کے نتائج، ریل بہ ریل
| ریل | نامیاتی (V) | ریگولیٹر کا نچلا سرا (V) | سب سے نازک لوڈ | لوڈ کی کم از کم حد (V) | KiPI (V) | FYPA (V) | KiPI − FYPA (mV) | مارجن (mV) | نتیجہ |
|---|---|---|---|---|---|---|---|---|---|
| VDDCORE | 0.82 | 0.8077 | U7 STM32MP215 | 0.792 | 0.8034 | 0.8034 | 0.0 | +11.4 | PASS |
| VDDCPU | 0.80 | 0.7880 | U7 STM32MP215 | 0.768 | 0.7861 | 0.7861 | 0.0 | +18.1 | PASS |
| VDD2_DDR | 1.10 | 1.0835 | U7 STM32MP215 | 1.060 | 1.0793 | 1.0795 | −0.2 | +19.3 | PASS |
| VDD1_DDR | 1.80 | 1.7280 | U8 LPDDR4 | 1.700 | 1.7273 | 1.7271 | +0.2 | +27.1 | PASS |
| VDDA1V8 | 1.80 | 1.7280 | U7 STM32MP215 | 1.710 | 1.7262 | 1.7260 | +0.2 | +16.0 | PASS FYPA: کم مارجن |
| VDDA1V8_AON | 1.80 | 1.7280 | U7 STM32MP215 | 1.710 | 1.7272 | 1.7271 | +0.1 | +17.1 | PASS FYPA: کم مارجن |
| VDDIO | 3.30 | 3.2300 | U7 STM32MP215 | 2.700 | 3.2282 | 3.2281 | +0.1 | +528.1 | PASS |
| 3V3 | 3.30 | 3.1530 | U15 LAN8742A | 3.000 | 3.1043 | 3.1042 | +0.1 | +104.2 | PASS |
مارجن = دونوں حل شدہ وولٹیجز میں سے کم والا منفی لوڈ کی ڈیٹا شیٹ کی کم از کم حد۔ FYPA اس لوڈ کو نشان زد کرتا ہے جس کا مارجن ریل کی نامیاتی قدر کے 1 % سے کم ہو (اس کا ڈیفالٹ)؛ KiPI وولٹیج اور ہیڈروم بغیر وارننگ بینڈ کے رپورٹ کرتا ہے۔
لوڈز کی کم از کم حدیں: STM32MP215 جدول 17 ص 87؛ Micron MT53E LPDDR4 VDD1 / VDD2؛ LAN8742A کا 3.3 V پر آپریشن۔ ریگولیٹر بینڈز: STPMIC2 آؤٹ پٹ درستی (±1.5 % buck، ±4 % LDO1، ±2 % LDO2 / 5 / 6)، 3V3 کے لیے ST1S31۔
جدول کیا دکھاتا ہے
دونوں پاور اینالائزرز ہر ریل پر 0.2 mV کے اندر متفق ہیں۔ ان کا کوئی سولور کوڈ مشترک نہیں؛ اتفاق اس لیے ہے کہ دونوں ایک ہی پاور ٹری اور ایک ہی کاپر پڑھتے ہیں۔
ہر مارجن کا زیادہ تر حصہ ریگولیٹر کی ٹالرینس لیتی ہے، کاپر نہیں۔ 1.8 V کا LDO ±4 % پر مخصوص ہے، اس لیے اس کا نچلا سرا (1.728 V) کسی بھی کاپر سے پہلے ہی STM32MP215 کی 1.71 V کم از کم حد سے صرف 18 mV اوپر ہے۔ بورڈ کا کاپر اس میں سے تقریباً 2 mV لیتا ہے (جس میں سے 0.5 mV گراؤنڈ ریٹرن میں) اور 16–17 mV بچتے ہیں: FYPA کی 1 % لائن سے نیچے، ریگولیٹر کے انتخاب پر ایک درست نشان۔ VDDCORE کا مارجن ملی وولٹ میں سب سے کم ہے (11.4 mV) اور یہ دونوں میں پاس ہوتا ہے، کیونکہ یہ اس کے 0.82 V کا 1.4 % ہے۔
بورڈ پر سب سے بڑا کاپر ڈراپ 3V3 پر ہے: LAN8742A Ethernet PHY اپنے بدترین آپریٹنگ پوائنٹ پر 139 mA لیتا ہے (ٹریفک کے ساتھ 10BASE-T، Ethernet ٹرانسفارمر سے گزرتا ٹرانسمٹ کرنٹ، ڈیٹا شیٹ جدول 5-5 ص 105)، جس میں سے 93 mA فیرائٹ L4 سے ہو کر اس کی اینالاگ سپلائی پنز تک جاتا ہے۔ یہ راستہ 48 mV گراتا ہے اور U15 پر 3.0 V کی کم از کم حد کے مقابلے میں 3.104 V چھوڑتا ہے۔ 3V3 پر ہر لوڈ ڈیٹا شیٹ کا کرنٹ رکھتا ہے: کل 213.6 mA۔
پہلے DC PI، پھر AC PI
یہ DC PI ہے: بدترین صورت کے کرنٹ پر وولٹیج ڈراپ، جسے ہر ریل کو پہلے پاس کرنا ہوتا ہے۔ AC PI لوڈ اسٹیپس اور ڈی کپلنگ کے لیے فریکوئنسی کے لحاظ سے PDN کی امپیڈینس کو ہدفی امپیڈینس سے موازنہ کرتا ہے۔ KiPI PDN امپیڈینس کو سویپ بھی کر سکتا ہے؛ اس بورڈ کا AC PI اگلا قدم ہے۔
رپورٹس
- KiPI رپورٹ، زیادہ سے زیادہ کرنٹ · 36 MB، خود مختار HTML
- KiPI رپورٹ، عمومی کرنٹ · 36 MB
- FYPA رپورٹ، زیادہ سے زیادہ کرنٹ · 1.7 MB
- FYPA رپورٹ، عمومی کرنٹ · 1.7 MB
- چاروں رپورٹس · zip، 32 MB
Drew Maatman کے زیرِ انتظام KiPI: KiCad کے لیے اوپن سورس پاور انٹیگریٹی اینالائزر
anarthrous-eda کے زیرِ انتظام FYPA: Altium کے لیے اوپن سورس DC پاور انٹیگریٹی ٹول