왜 Tomachie인가?
엔지니어가 퇴사합니다. 회사가 인수됩니다. 계약자가 교체됩니다. 신입 엔지니어는 문서 없이 다른 사람의 15장짜리 회로도를 인수받습니다.
Tomachie는 설계에 담긴 내용을 표면화하여 다음 엔지니어가 처음부터 시작하지 않도록 하고, 원래 설계자에게는 직접 작성할 필요 없는 문서를 제공합니다.
Tomachie를 돋보이게 하는 세 가지 기능이 있습니다. 생성형 DFT는 레이아웃이 시작되기 전에 stuck-at 결함 커버리지 목표를 달성하기 위해 테스트 포인트를 자동으로 삽입합니다. 시맨틱 감사는 장치 간 임피던스 경로를 추적하고 JTAG 체인을 BSDL과 대조하여 검증하며, 사람 검토가 놓치는 라이브러리 오류를 포착합니다. PCOLA-SOQ 점수는 실세계의 시험 용이성 지표를 기반으로 문자 등급(A–F)으로 제조 리스크를 정량화합니다.
당신은 자신의 설계가 훌륭하다는 것을 알고 있습니다 — Tomachie 점수로 이해관계자에게 증명하십시오. 모든 분석은 100점 만점의 점수를 생성하며, 순위를 올리기 위해 무엇을 바꿔야 하는지에 대한 상세한 분석을 제공합니다. 원하신다면 귀하의 최고 점수는 저희 통계 페이지에서 최상위 설계자들과 나란히 공개됩니다.
생성형 DFT: 결함 커버리지를 자동으로 맞추세요
대부분의 ERC 도구는 문제를 지적할 뿐입니다. Tomachie는 실행합니다. 목표를 설정하면 강화된 설계가 돌아옵니다.
표적화된 커버리지
stuck-at 결함 커버리지 또는 PCOLA-SOQ 목표 비율을 설정하십시오. Tomachie가 어떤 넷에 테스트 포인트가 필요한지, 목표 달성을 위해 몇 개를 추가해야 하는지 판단합니다.
자동 삽입
테스트 포인트 구성요소는 회로도 파일에 직접 배치됩니다 — 네이티브 Altium 심볼, 네이티브 KiCad 심볼입니다. 패드 단위의 수작업 추측이 필요 없습니다. 수정된 프로젝트는 바로 열 수 있는 상태로 돌아옵니다.
레이아웃을 위한 공간 예산
회로도 단계에서 테스트 포인트를 추가하면 레이아웃이 처음부터 명확한 풋프린트 수를 가지고 시작할 수 있습니다. 후반 단계의 라우팅 혼잡도 없고, 나중에 억지로 끼워 넣은 TP로 인한 신호 무결성의 타협도 없습니다.
목표를 지정하여 Tomachie를 처음 실행하면, 수정된 회로도가 이미 테스트 포인트가 배치된 상태로 돌아옵니다. Altium이나 KiCad에서 열어 보십시오 — 작업은 이미 끝나 있습니다.
보고서 내용
- 설계 요약
- 핀 연결 보고서
- 메모리 인터페이스 분석
- 저속 직렬 인터페이스
- 커넥터 핀아웃
- 물리적 테스트포인트 DFT
- EMC 설계 검사
- 회로도 라이브러리 품질
- 스위치 문서
- HSSI / Differential Pair Analysis
- Boundary Scan / JTAG Chain Validation
- PCOLA-SOQ Scoring
분석 엔진
회로도 린트 엔진
Semantic auditing beyond native ERC — catches mischaracterized pins, broken impedance paths, and property errors invisible to standard rule checks.
라이브러리 모델 평가
라이브러리 모델 품질을 문자 등급으로 평가하여 설계 전체의 균일성을 강화합니다.
회로도 검토 엔진
시트 간 일관성, 인터페이스 검증, EMC 검사, LSSI/HSSI 사용.
문서화 엔진
커넥터 핀아웃, 신호 테이블, 테스트 포인트 테이블, 부품 요약.
DFT 엔진
생성형 design-for-test: stuck-at 결함 커버리지 또는 PCOLA-SOQ 목표 비율을 설정하면 Tomachie가 회로도에 테스트 포인트 구성요소를 자동으로 삽입합니다. AXI, AOI, ICT, 플라잉 프로브 및 바운더리 스캔 커버리지를 예측합니다. 레이아웃을 진행할 준비가 된 수정된 프로젝트를 반환합니다.