Altium: วิเคราะห์ DC Power Integrity ด้วย FYPA

บทความ · 19 ตุลาคม 2026

เราได้ต่อยอด FYPA เครื่องมือโอเพนซอร์สสำหรับวิเคราะห์ความสมบูรณ์ของพลังงาน DC / IR drop ที่อ่านโปรเจกต์ Altium (.PrjPcb) ได้โดยตรง และเผยแพร่งานนี้เป็น fork แบบโอเพนซอร์สบน GitHub:

github.com/Tomachie/FYPA

ฮีตแมปความหนาแน่นกระแสของ FYPA บนบอร์ด Toradex Ivy Plus ที่ระบุแหล่งจ่าย โหลด เรกูเลเตอร์ และชิ้นส่วนอนุกรม พร้อมสเกลความหนาแน่นกระแสในหน่วย mA/mm — ความหนาแน่นกระแสบน Toradex Ivy Plus ใน FYPA โดยโหลด power tree จากไฟล์ PDN .json ของ Tomachie

สิ่งที่เพิ่มเข้ามาหลัก ๆ

Split plane (เลเยอร์ plane แบบ “Multiple Nets”) ถูกอ่านทีละพื้นที่แล้ว ก่อนหน้านี้ via ทุกตัวที่ต่อถึงกราวด์ผ่าน split plane เท่านั้นจะกลายเป็นเกาะ
บั๊กคอนเวอร์เตอร์แบบไม่ซิงโครนัสจะแบ่งกระแสเอาต์พุตระหว่างขาสวิตช์กับฟรีวีลไดโอด ความหนาแน่นกระแสที่ switch node จึงไม่ถูกประเมินสูงเกินจริงอีกต่อไป
เรกูเลเตอร์: ตัวเหนี่ยวนำเอาต์พุตของสวิตชิ่งเรกูเลเตอร์ที่อยู่ภายในลูปควบคุมจะไม่ถูกนับเป็นแรงดันตกอีกต่อไป ฟิลเตอร์ด้านอินพุตได้ค่าความต้านทาน DC ของตัวเอง คอนเวอร์เตอร์ DC-DC แบบ isolated ไหลกลับผ่านกราวด์ของตัวเอง และรองรับเรกูเลเตอร์ที่มีราง bias แยกต่างหาก
โหลดสวิตช์ถูกจำลองเป็นชิ้นส่วนอนุกรมพร้อมค่าความต้านทานขณะนำกระแส (on-resistance)
กรณีเลวร้ายที่สุด (worst-case corner): กระแสโหลดสูงสุดและความต้านทานสูงสุด โดยแรงดันอินพุตอยู่ที่ค่าต่ำสุด
ตัวอ่าน power tree จาก .json: PCB อย่าง Toradex Ivy Plus มีค่าที่ต้องป้อนกว่า 200 ค่า ทั้งแหล่งจ่าย เรกูเลเตอร์ ชิ้นส่วนอนุกรม และกระแสโหลด เราจึงเพิ่มตัวอ่านที่โหลดค่าเหล่านี้จากไฟล์ .json ที่สร้างโดย Tomachie.com

สิ่งที่ทดสอบแล้ว

ทดสอบแล้วบน Toradex Ivy Plus และ Cricket-node ของ Eli Hughes และยังมีงานออกแบบอื่นที่จะทดลองต่อ เครื่องมือนี้เน้นที่ DC ส่วนแท็บตัวเก็บประจุและอิมพีแดนซ์เดิมของ FYPA ไม่ได้เปลี่ยนแปลง

เป็นโอเพนซอร์สภายใต้ AGPL-3 เช่นเดียวกับต้นฉบับ ยินดีรับฟังความคิดเห็น