Raspberry Pi Compute Module Carrier-Board — PCB Design Review
Ein vollständiges PCB Design Review des realen Schaltplans eines Raspberry Pi Compute Module Carrier-Boards, aufgezeichnet mit dem Entwickler, der ihn entworfen hat. Die drei Teile folgen derselben Reihenfolge wie eine echte Einreichung: zuerst das Design selbst und worauf ein Review achtet; dann der kostenlose Vorbericht — Hierarchie, Konsistenz von Bauteilen und Eigenschaften, Teilenummern, Rail-Spannungen und Testpunkt-Abdeckung samt dem daraus entstehenden Score; und schließlich der KI-Anreicherungslauf, der die Bauteil-Datenblätter liest und Werte, Konfigurationswiderstände (Strapping), absolute Grenzwerte und Derating-Reserven dagegen prüft. Die gezeigten Berichte hat das Werkzeug für dieses Design erzeugt, und der Entwickler geht auf jeden Befund ein, sobald er auftaucht.
CM4-Carrier, CM5-Carrier, CM4S-Carrier — dasselbe Schaltplan-Review
Das in diesen Videos geprüfte Board ist ein CM4S-Carrier — Compute Module 4 Silizium im SODIMM-Formfaktor der älteren Module. Nichts am Review ist modulspezifisch: Hierarchie- und Eigenschaftsprüfungen, Teilenummern, Annotation der Rail-Spannungen, Testpunkt- und DFT-Abdeckung sowie die Datenblatt- und Derating-Arbeit geschehen alle am Schaltplan. Wer ein Raspberry Pi Compute Module Carrier-Board entwirft — CM4-Carrier, CM5-Carrier oder CM4S-Carrier — bekommt genau dieses Review.
Das Design stammt von Petr Dvorak, in der KiCad-Community bekannt als That KiCad guy.
PCB Design Review für Raspberry Pi CM4S
Englische Untertitel lassen sich über die CC-Schaltfläche in jedem Player einschalten.
Teil 1 — Das Design und worauf ein Schaltplan-Review achtet (39 Min.)
Ein Rundgang durch das CM4S Carrier-Design selbst und durch das, was ein Schaltplan-Review vor dem Layout lohnend macht: fehlende oder widersprüchliche Daten, Datenblattfragen, denen niemand nachgehen kann, und Testzugang, der von Anfang an mitentworfen und nicht nachträglich ergänzt werden muss. Dieser Teil ordnet ein, was die Plattform tut und warum das Review in der Schaltplanphase stattfindet.
Teil 2 — Der Vorbericht und der Score (1 Std. 3 Min.)
Der Vorbericht zu diesem Design, Abschnitt für Abschnitt: Hierarchie und Blattanzahl, Konsistenz von Bauteilen und Eigenschaften, Benennung von Footprints und Eigenschaften, Teilenummern und Herstellerlinks, Annotation der Rail-Spannungen, Benennung von Differenzpaaren sowie die Testpunkt- und DFT-Abdeckung, die der Bericht einfordert. Das Design erreicht 88 von 100; besprochen wird, wo die Punkte geblieben sind und welchen Befunden der Entwickler zustimmt. Dieser Durchlauf kostet nichts.
Teil 3 — KI-Anreicherung: Datenblätter, Grenzwerte und Derating (1 Std. 31 Min.)
Der KI-Anreicherungslauf über dasselbe Design: die erzeugte Design-Übersicht, Stromversorgung und USB Type-C, Widerstandswerte und Konfigurationswiderstände (Strapping), absolute Grenzwerte und die Derating-Reserven, geprüft gegen jedes Bauteil-Datenblatt. Der Entwickler antwortet auf jeden Befund einzeln — auf die, die sich als geringfügig erweisen, wie auf die, die eine Änderung wert sind.