Warum Tomachie?
Ingenieure gehen. Unternehmen werden übernommen. Auftragnehmer wechseln. Der neue Mitarbeiter erbt fünfzehn Blätter mit den Überlegungen anderer — ohne Dokumentation.
Tomachie macht sichtbar, was im Design steckt, damit der nächste Ingenieur nicht bei Null anfängt — und der ursprüngliche Designer eine Dokumentation hat, die er nie schreiben musste.
Drei Fähigkeiten heben Tomachie ab. Generatives DFT fügt automatisch Testpunkte ein, um Ihre stuck-at-Fehlerabdeckungsziele zu erreichen, bevor das Layout beginnt. Die semantische Auditierung verfolgt Impedanzpfade über Bauteile hinweg, validiert JTAG-Ketten gegen BSDL und findet die Bibliotheksfehler, die menschliche Prüfungen übersehen. Die PCOLA-SOQ-Bewertung quantifiziert Ihr Fertigungsrisiko mit Buchstabennoten (A–F) auf Basis realer Prüfbarkeitsmetriken.
Sie wissen, dass Ihr Design gut ist — beweisen Sie es Ihren Stakeholdern mit einem Tomachie-Score. Jede Analyse liefert eine Punktzahl von 100 mit einer detaillierten Aufschlüsselung dessen, was sich ändern muss, um höher zu ranken. Auf Wunsch wird Ihre Bestnote auf unserer Statistikseite neben den besten Designern veröffentlicht.
Generatives DFT: Fehlerabdeckung automatisch einstellen
Die meisten ERC-Tools beschweren sich. Tomachie handelt. Setzen Sie ein Ziel, erhalten Sie ein gehärtetes Design zurück.
Gezielte Abdeckung
Legen Sie Ihren Zielprozentsatz für stuck-at-Fehlerabdeckung oder PCOLA-SOQ fest. Tomachie ermittelt, welche Netze Testpunkte benötigen und wie viele hinzugefügt werden müssen, um das Ziel zu erreichen.
Automatisierte Einfügung
Testpunkt-Bauteile werden direkt in Ihre Schaltplandateien eingefügt — native Altium-Symbole, native KiCad-Symbole. Kein manuelles Raten Pad für Pad. Das modifizierte Projekt kommt öffnungsbereit zurück.
Flächenbudget für das Layout
Testpunkte bereits in der Schaltplanphase hinzuzufügen, gibt dem Layout von Anfang an eine definierte Anzahl an Footprints. Kein spätes Routing-Gedränge. Keine Signalintegritätskompromisse durch nachträglich hineingezwängte TPs.
Wenn Sie Tomachie zum ersten Mal mit einem Ziel ausführen, kommt Ihr modifizierter Schaltplan mit bereits eingesetzten Testpunkten zurück. Öffnen Sie ihn in Altium oder KiCad — die Arbeit ist erledigt.
Berichtsinhalt
- Design-Zusammenfassung
- Pin-Konnektivitätsbericht
- Speicherschnittstellenanalyse
- Niedriggeschwindigkeits-serielle Schnittstellen
- Stecker-Pinouts
- Physische Testpunkt-DFT
- EMV-Designprüfungen
- Schaltplan-Bibliotheksqualität
- Schalter-Dokumentation
- HSSI / Differential Pair Analysis
- Boundary Scan / JTAG Chain Validation
- PCOLA-SOQ Scoring
Analyse-Engines
Siehe detaillierte Engine-Dokumentation →
Schaltplan-Lint-Engine
Semantic auditing beyond native ERC — catches mischaracterized pins, broken impedance paths, and property errors invisible to standard rule checks.
Bibliotheksmodell-Bewertung
Bewertet die Bibliotheksmodellqualität mit Buchstabennoten, setzt Einheitlichkeit im Design durch.
Schaltplanprüfungs-Engine
Blattübergreifende Konsistenz, Schnittstellenvalidierung, EMV-Prüfungen, LSSI/HSSI-Nutzung.
Dokumentations-Engine
Stecker-Pinouts, Signaltabellen, Testpunkttabellen, Bauteilzusammenfassungen.
DFT-Engine
Generatives Design-for-Test: Legen Sie Ihren Zielprozentsatz für stuck-at-Fehlerabdeckung oder PCOLA-SOQ fest, und Tomachie fügt automatisch Testpunkt-Bauteile in Ihren Schaltplan ein. Prognostiziert die Abdeckung für AXI, AOI, ICT, Flying Probe und Boundary Scan. Liefert ein modifiziertes Projekt zurück, bereit für das Layout.