PCB-Schaltplan-Designhärtung durch KI
Tōmachie (toe-MAH-chee) bietet generatives Design und Design-for-Test, das über ERC hinausgeht, um Ihre Altium1-, KiCad- oder OrCAD2-Schaltpläne für das Layout zu härten. Es prüft Designfehler in LSSI und HSSI, verfolgt vollständige Impedanzpfade über Bauelemente, bewertet die Qualität von Bibliotheksmodellen und prognostiziert AXI-, AOI-, ICT-, FPT- und Boundary-Scan-Fehlerabdeckung, fügt dann automatisch Testpunkte ein, um Ihre Fehlerabdeckungsziele zu erreichen — und schreibt die Änderungen in ein aktualisiertes Projekt Ihrer nativen Schaltplandateien. Die Ausgabe ist ein über 10.000 Wörter umfassendes Design-Review-Dokument zur Freigabe durch Stakeholder.
Designprüfung vorgeneriert — Sehen Sie, wie die Ausgabe aussieht, ohne hochzuladen.
Schaltplan einreichen für Design-Audit, DFT und automatische Dokumentation
Kein Konto erforderlich — geben Sie einfach Ihre E-Mail ein, um Ergebnisse zu erhalten. Links sind gültig für 30 Tage.
1 Altium ist eine eingetragene Marke von Altium Limited. KiCad ist eine Marke des KiCad-Projekts. OrCAD ist eine eingetragene Marke von Cadence Design Systems. Marken werden im Rahmen des Fair-Use-Prinzips verwendet, ausschließlich zur Kennzeichnung kompatibler Dateiformate. Es wird keine Unterstützung oder Zugehörigkeit beansprucht.
2 OrCAD-DSN-Unterstützung ist in Arbeit; derzeit nur manuelle Testpunkteinfügung.