Perché Tomachie?
Gli ingegneri se ne vanno. Le aziende vengono acquisite. I collaboratori ruotano. Il nuovo assunto eredita quindici fogli del pensiero di qualcun altro senza documentazione.
Tomachie fa emergere ciò che è nel design affinché il prossimo ingegnere non debba partire da zero — e affinché il progettista originale abbia la documentazione che non ha mai dovuto scrivere.
Tre capacità distinguono Tomachie. Il DFT generativo inserisce automaticamente punti di test per raggiungere i tuoi obiettivi di copertura dei guasti stuck-at prima che inizi il layout. L'audit semantico traccia i percorsi di impedenza tra i dispositivi, valida le catene JTAG rispetto al BSDL e individua gli errori di libreria che le revisioni umane non colgono. Il punteggio PCOLA-SOQ quantifica il rischio di produzione con valutazioni a lettere (A–F) basate su metriche reali di testabilità.
Sai che il tuo design è buono — dimostralo agli stakeholder con un punteggio Tomachie. Ogni analisi produce un punteggio su 100 con una ripartizione dettagliata di ciò che deve cambiare per salire in classifica. Se lo desideri, il tuo punteggio migliore viene condiviso sulla nostra pagina delle statistiche accanto ai migliori progettisti.
DFT generativo: imposta automaticamente la copertura dei guasti
La maggior parte degli strumenti ERC si limita a lamentarsi. Tomachie agisce. Imposta un obiettivo, ricevi indietro un design irrobustito.
Copertura mirata
Imposta la percentuale obiettivo di copertura dei guasti stuck-at o PCOLA-SOQ. Tomachie determina quali net necessitano di punti di test e quanti aggiungerne per raggiungerla.
Inserimento automatizzato
I componenti dei punti di test vengono collocati direttamente nei tuoi file di schematico — simboli Altium nativi, simboli KiCad nativi. Niente ipotesi manuali pad per pad. Il progetto modificato torna pronto per essere aperto.
Budget di spazio per il layout
Aggiungere i punti di test nella fase schematica fornisce al layout un numero definito di footprint fin dall'inizio. Nessuna congestione di routing dell'ultimo minuto. Nessun compromesso di integrità del segnale dovuto a TP aggiunti a forza a posteriori.
La prima volta che esegui Tomachie con un obiettivo, il tuo schematico modificato torna con i punti di test già al loro posto. Aprilo in Altium o KiCad — il lavoro è fatto.
Contenuto del report
- Riepilogo design
- Report connettività pin
- Analisi interfacce di memoria
- Interfacce seriali a bassa velocità
- Pinout connettori
- DFT punti di test fisici
- Controlli di design EMC
- Qualità librerie schematiche
- Documentazione switch
- HSSI / Differential Pair Analysis
- Boundary Scan / JTAG Chain Validation
- PCOLA-SOQ Scoring
Motori di analisi
Vedi documentazione dettagliata dei motori →
Motore lint schematico
Semantic auditing beyond native ERC — catches mischaracterized pins, broken impedance paths, and property errors invisible to standard rule checks.
Valutazione modelli di libreria
Assegna una valutazione a lettere alla qualità dei modelli di libreria, garantendo l'uniformità nel design.
Motore di revisione schematica
Coerenza cross-foglio, validazione interfacce, controlli EMC, utilizzo LSSI/HSSI.
Motore di documentazione
Pinout connettori, tabelle segnali, tabelle punti di test, riepiloghi componenti.
Motore DFT
Design-for-test generativo: imposta la percentuale obiettivo di copertura dei guasti stuck-at o PCOLA-SOQ e Tomachie inserisce automaticamente i componenti dei punti di test nel tuo schematico. Prevede la copertura AXI, AOI, ICT, sonda volante e boundary scan. Restituisce un progetto modificato pronto per il layout.