Esempi di documenti di revisione design
L'ERC standard esamina le reti. Tomachie esamina i percorsi — verificando l'integrità delle coppie differenziali e la continuità di impedenza lungo l'intera catena del segnale, anche attraverso componenti passivi e connettori. Trova ciò che è nascosto: pin caratterizzati erroneamente, percorsi di impedenza interrotti ed errori di proprietà invisibili che compromettono gli assistenti di layout. Questi rapporti pre-generati mostrano l'output completo dell'analisi, ciascuno contenente oltre 10.000 parole di analisi DFT, verifiche EMC, punteggio PCOLA-SOQ, piedinature dei connettori e documentazione della copertura dei punti di test:
| Tomachie version | Report | Description |
|---|---|---|
| v5.139 | caiman Design Review | Open-source KiCad design |
| v5.138 | CM4S_CORE Design Review | KiCad carrier for the Raspberry Pi Compute Module 4S — Ethernet, HDMI, USB, microSD, relays |
| v5.137 | Ivy / Ivy Plus Design Review | Altium carrier for a Toradex Verdin SoM — two variants, Gigabit Ethernet, USB 3.0 hub, LTE, isolated CAN/RS-485 and analog I/O |
| v5.110 | Orange Pi CM5 Carrier Design Review | KiCad carrier for the Orange Pi CM5 compute module with a TI DP83867 Gigabit Ethernet PHY |
| v5.74 | psu-ext Design Review | Open-hardware KiCad power-measurement board — ESP32-S3, ADS1115 ADC, INA240 current sense, isolated I2C |
| v2.6 | generic pan-tilt motor PCB Design Review | KiCad motor-control board from an open-source pan-tilt project |
| v1.87 | Revisione design FPGA1394V3 | Interfaccia IEEE 1394 FireWire con FPGA Xilinx XC7Z020, analisi boundary scan BSDL, validazione catena JTAG |
| v1.81 | Orthrus-TX Design Review | KiCad transmitter board project |
| v1.81 | STM32H733 Design Review | KiCad design with STM32H7-series microcontroller |
| v1.81 | sinthinator Design Review | KiCad project from open-source hardware |
| v1.79 | vme-wren Design Review | CERN White Rabbit VME — open-source KiCad design for sub-nanosecond timing distribution |
| v1.11 | Revisione design MB1191 | Scheda di sviluppo STM32 Nucleo-144 con processore ARM Cortex-M |
| v1.11 | Revisione design TIDA-050036 | Design di riferimento scheda base industriale Texas Instruments |
Campioni da provare
- FPGA1394V3.zip — Interfaccia IEEE 1394 FireWire con FPGA Xilinx, gerarchia multi-foglio
- MB1191.zip — Scheda di sviluppo STM32 Nucleo-144 (ST Microelectronics)
- TIDA-050036.zip — Design di riferimento scheda base industriale Texas Instruments
Scarica qualsiasi campione, caricalo nella pagina Invia e ricevi un report di analisi completo.
Esempio di output del report
Tomachie genera un report HTML interattivo con sezioni navigabili. Ecco cosa riceverai:
Analisi DFT degli switch — identifica gli switch di configurazione privi di capacità di override per il test, calcola i valori dei resistori di isolamento per la compatibilità ATE.
Inventario punti di test con analisi della copertura dei rail di alimentazione — ogni net di alimentazione verificata per l'accesso al test.
Controlli di design EMC, validazione delle librerie dei componenti e audit footprint/modello — tutto in un unico report.
Il pannello di navigazione a sinistra permette di saltare direttamente a qualsiasi sezione. I report includono Riepilogo design, Connettività pin, Interfacce di memoria, Interfacce seriali, Pinout connettori, Analisi DFT, Valutazioni qualità librerie e altro ancora.
Focus attuale: Design digitali e a segnale misto — processori, FPGA, interfacce di memoria, bus seriali e analisi di testabilità. I controlli specifici per l'analogico (stabilità del loop di alimentazione, analisi dei filtri) sono nella roadmap.
Cosa caricare
Comprimi i tuoi file schematici in ZIP e carica. Ecco cosa ci serve:
File schematici (obbligatorio)
File Altium .SchDoc o KiCad .kicad_sch — includi tutti i fogli referenziati dalla gerarchia.
File di progetto (consigliato)
Altium: .PrjPcb, .PrjPcbStructure, .PrjPcbVariants. KiCad: .kicad_pro. Questi ci indicano la gerarchia e il foglio principale. Senza di essi, dovrai specificare il nome del foglio principale, oppure assumeremo un design piatto.
File *.bsdl (opzionale)
File Boundary Scan Description Language. Questi file utilizzano IEEE 1149.1-2013 per descrivere la capacità di test dei circuiti integrati digitali. Se forniti, Tomachie analizzerà la correttezza, la conformità e il Design-for-Test del tuo design.
Suggerimento: Quando richiedi gli schematici a un progettista o a un fornitore, chiedi i file di progetto (.PrjPcb o .kicad_pro) insieme ai file schematici. Molti progettisti dimenticano di includerli.