نماذج وثائق مراجعة التصميم
يفحص ERC القياسي الشبكات. Tomachie يفحص المسارات — يتحقق من تكامل الأزواج التفاضلية واستمرارية المعاوقة عبر سلسلة الإشارة بأكملها، حتى من خلال المكونات السلبية والموصلات. يكتشف ما هو مخفي: المسامير الموصفة خطأً، ومسارات المعاوقة المكسورة، وأخطاء الخصائص غير المرئية التي تعطل معالجات التخطيط. تُظهر هذه التقارير المُعدة مسبقًا الناتج الكامل للتحليل، كل منها يحتوي على أكثر من 10,000 كلمة من تحليل DFT، وفحوصات EMC، وتسجيل PCOLA-SOQ، ومخططات الموصلات، ووثائق تغطية نقاط الاختبار:
| Tomachie version | Report | Description |
|---|---|---|
| v5.139 | caiman Design Review | Open-source KiCad design |
| v5.138 | CM4S_CORE Design Review | KiCad carrier for the Raspberry Pi Compute Module 4S — Ethernet, HDMI, USB, microSD, relays |
| v5.137 | Ivy / Ivy Plus Design Review | Altium carrier for a Toradex Verdin SoM — two variants, Gigabit Ethernet, USB 3.0 hub, LTE, isolated CAN/RS-485 and analog I/O |
| v5.110 | Orange Pi CM5 Carrier Design Review | KiCad carrier for the Orange Pi CM5 compute module with a TI DP83867 Gigabit Ethernet PHY |
| v5.74 | psu-ext Design Review | Open-hardware KiCad power-measurement board — ESP32-S3, ADS1115 ADC, INA240 current sense, isolated I2C |
| v2.6 | generic pan-tilt motor PCB Design Review | KiCad motor-control board from an open-source pan-tilt project |
| v1.87 | مراجعة تصميم FPGA1394V3 | واجهة IEEE 1394 FireWire مع Xilinx XC7Z020 FPGA وتحليل المسح الحدودي BSDL والتحقق من سلسلة JTAG |
| v1.81 | Orthrus-TX Design Review | KiCad transmitter board project |
| v1.81 | STM32H733 Design Review | KiCad design with STM32H7-series microcontroller |
| v1.81 | sinthinator Design Review | KiCad project from open-source hardware |
| v1.79 | vme-wren Design Review | CERN White Rabbit VME — open-source KiCad design for sub-nanosecond timing distribution |
| v1.11 | مراجعة تصميم MB1191 | لوحة تطوير STM32 Nucleo-144 مع معالج ARM Cortex-M |
| v1.11 | مراجعة تصميم TIDA-050036 | تصميم مرجعي للوحة قاعدة صناعية من Texas Instruments |
نماذج يمكنك تجربتها
- FPGA1394V3.zip — واجهة IEEE 1394 FireWire مع Xilinx FPGA وتسلسل هرمي متعدد الأوراق
- MB1191.zip — لوحة تطوير STM32 Nucleo-144 (ST Microelectronics)
- TIDA-050036.zip — تصميم مرجعي للوحة قاعدة صناعية من Texas Instruments
حمّل أي نموذج، ارفعه في صفحة الإرسال، واحصل على تقرير تحليل كامل.
مثال على مخرجات التقرير
يُنشئ Tomachie تقريراً تفاعلياً بصيغة HTML مع أقسام قابلة للتنقل. إليك ما ستحصل عليه:
تحليل DFT للمفاتيح — يحدد مفاتيح التكوين التي تفتقر لإمكانية تجاوز الاختبار، ويحسب قيم مقاومة العزل لتوافق ATE.
جرد نقاط الاختبار مع تحليل تغطية خطوط الطاقة — كل شبكة طاقة تُفحص للوصول الاختباري.
فحوصات تصميم EMC والتحقق من مكتبة المكونات ومراجعة البصمة/النموذج — كل ذلك في تقرير واحد.
تتيح لوحة التنقل اليسرى الانتقال مباشرة إلى أي قسم. تشمل التقارير ملخص التصميم وتوصيل الأطراف وواجهات الذاكرة والواجهات التسلسلية وأطراف الموصلات وتحليل DFT ودرجات جودة المكتبة والمزيد.
التركيز الحالي: التصاميم الرقمية والمختلطة — المعالجات وFPGA وواجهات الذاكرة والنواقل التسلسلية وتحليل القابلية للاختبار. فحوصات خاصة بالتناظرية (استقرار حلقة مصدر الطاقة وتحليل المرشحات) على خارطة الطريق.
ما يجب رفعه
اضغط ملفات المخطط بصيغة ZIP وارفعها. إليك ما نحتاجه:
ملفات المخطط (مطلوب)
ملفات Altium .SchDoc أو KiCad .kicad_sch — ضمّن جميع الأوراق المُشار إليها في التسلسل الهرمي.
ملفات المشروع (موصى به)
Altium: .PrjPcb، .PrjPcbStructure، .PrjPcbVariants. KiCad: .kicad_pro. تُخبرنا هذه بالتسلسل الهرمي والورقة العليا. بدونها، ستحتاج لتحديد اسم الورقة العليا، أو سنفترض تصميماً مسطحاً.
ملفات *.bsdl (اختياري)
ملفات لغة وصف المسح الحدودي. تستخدم هذه الملفات IEEE 1149.1-2013 لوصف قدرة اختبار الدوائر المتكاملة الرقمية. إذا تم توفيرها، سيحلل Tomachie صحة وامتثال وقابلية اختبار التصميم.
نصيحة: عند طلب المخططات من مصمم أو مقاول، اطلب ملفات المشروع (.PrjPcb أو .kicad_pro) مع ملفات المخطط. كثير من المصممين ينسون تضمينها.