Documentos de Ejemplo de Revisión de Diseño
El ERC estándar examina redes. Tomachie examina rutas — verificando la integridad de pares diferenciales y la continuidad de impedancia en toda la cadena de señal, incluso a través de componentes pasivos y conectores. Encuentra lo oculto: pines mal caracterizados, rutas de impedancia rotas y errores de propiedades invisibles que rompen los asistentes de diseño. Estos informes pre-generados muestran la salida completa del análisis, cada uno con más de 10,000 palabras de análisis DFT, verificaciones EMC, puntuación PCOLA-SOQ, asignación de pines y documentación de cobertura de puntos de prueba:
| Tomachie version | Report | Description |
|---|---|---|
| v5.139 | caiman Design Review | Open-source KiCad design |
| v5.138 | CM4S_CORE Design Review | KiCad carrier for the Raspberry Pi Compute Module 4S — Ethernet, HDMI, USB, microSD, relays |
| v5.137 | Ivy / Ivy Plus Design Review | Altium carrier for a Toradex Verdin SoM — two variants, Gigabit Ethernet, USB 3.0 hub, LTE, isolated CAN/RS-485 and analog I/O |
| v5.110 | Orange Pi CM5 Carrier Design Review | KiCad carrier for the Orange Pi CM5 compute module with a TI DP83867 Gigabit Ethernet PHY |
| v5.74 | psu-ext Design Review | Open-hardware KiCad power-measurement board — ESP32-S3, ADS1115 ADC, INA240 current sense, isolated I2C |
| v2.6 | generic pan-tilt motor PCB Design Review | KiCad motor-control board from an open-source pan-tilt project |
| v1.87 | Revisión de Diseño FPGA1394V3 | Interfaz IEEE 1394 FireWire con FPGA Xilinx XC7Z020, análisis de boundary scan BSDL, validación de cadena JTAG |
| v1.81 | Orthrus-TX Design Review | KiCad transmitter board project |
| v1.81 | STM32H733 Design Review | KiCad design with STM32H7-series microcontroller |
| v1.81 | sinthinator Design Review | KiCad project from open-source hardware |
| v1.79 | vme-wren Design Review | CERN White Rabbit VME — open-source KiCad design for sub-nanosecond timing distribution |
| v1.11 | Revisión de Diseño MB1191 | Placa de desarrollo STM32 Nucleo-144 con procesador ARM Cortex-M |
| v1.11 | Revisión de Diseño TIDA-050036 | Diseño de referencia de placa base industrial de Texas Instruments |
Muestras que Puede Probar
- FPGA1394V3.zip — Interfaz IEEE 1394 FireWire con FPGA Xilinx, jerarquía de múltiples hojas
- MB1191.zip — Placa de desarrollo STM32 Nucleo-144 (ST Microelectronics)
- TIDA-050036.zip — Diseño de referencia de placa base industrial de Texas Instruments
Descargue cualquier muestra, cárguela en la página de Envío y reciba un informe de análisis completo.
Salida de Informe de Ejemplo
Tomachie genera un informe HTML interactivo con secciones navegables. Esto es lo que recibirá:
Análisis DFT de switches — identifica switches de configuración sin capacidad de anulación de prueba, calcula valores de resistencias de aislamiento para compatibilidad con ATE.
Inventario de puntos de prueba con análisis de cobertura de rieles de alimentación — cada red de alimentación verificada para acceso de prueba.
Verificaciones de diseño EMC, validación de biblioteca de componentes y auditoría de footprint/modelo — todo en un solo informe.
El panel de navegación izquierdo le permite saltar directamente a cualquier sección. Los informes incluyen Resumen de Diseño, Conectividad de Pines, Interfaces de Memoria, Interfaces Seriales, Pines de Conectores, Análisis DFT, calificaciones de Calidad de Biblioteca, y más.
Enfoque Actual: Diseños digitales y de señal mixta — procesadores, FPGAs, interfaces de memoria, buses seriales y análisis de testabilidad. Las verificaciones específicas de analógico (estabilidad de lazo de fuente de alimentación, análisis de filtros) están en la hoja de ruta.
Qué Cargar
Comprima sus archivos de esquemático en ZIP y cargue. Esto es lo que necesitamos:
Archivos de esquemático (obligatorio)
Archivos Altium .SchDoc o KiCad .kicad_sch — incluya todas las hojas referenciadas por la jerarquía.
Archivos de proyecto (recomendado)
Altium: .PrjPcb, .PrjPcbStructure, .PrjPcbVariants. KiCad: .kicad_pro. Estos nos indican la jerarquía y la hoja de nivel superior. Sin ellos, deberá especificar el nombre de la hoja superior, o asumiremos un diseño plano.
Archivos *.bsdl (opcional)
Archivos de Descripción de Boundary Scan. Estos archivos usan IEEE 1149.1-2013 para describir la capacidad de prueba de los circuitos integrados digitales. Si se proporcionan, Tomachie analizará la corrección, cumplimiento y Design-for-Test de su diseño.
Consejo: Al solicitar esquemáticos a un diseñador o contratista, pida los archivos de proyecto (.PrjPcb o .kicad_pro) junto con los archivos de esquemático. Muchos diseñadores olvidan incluirlos.