Tài liệu đánh giá thiết kế mẫu

ERC tiêu chuẩn kiểm tra mạng. Tomachie kiểm tra đường dẫn — xác minh tính toàn vẹn cặp vi sai và tính liên tục trở kháng trên toàn bộ chuỗi tín hiệu, ngay cả qua các linh kiện thụ động và đầu nối. Nó tìm ra những gì ẩn giấu: các chân bị đặc trưng sai, đường trở kháng bị đứt và lỗi thuộc tính vô hình làm hỏng trình hướng dẫn bố trí. Các báo cáo được tạo sẵn này hiển thị đầu ra phân tích đầy đủ, mỗi báo cáo chứa hơn 10.000 từ phân tích DFT, kiểm tra EMC, chấm điểm PCOLA-SOQ, sơ đồ chân đầu nối và tài liệu phạm vi điểm kiểm tra:

• Đánh giá thiết kế FPGA1394V3 — Giao diện IEEE 1394 FireWire với Xilinx XC7Z020 FPGA, phân tích boundary scan BSDL, xác thực chuỗi JTAG
• Đánh giá thiết kế MB1191 — Bo mạch phát triển STM32 Nucleo-144 với bộ xử lý ARM Cortex-M
• Đánh giá thiết kế TIDA-050036 — Thiết kế tham chiếu bo mạch công nghiệp Texas Instruments

Đầu ra báo cáo mẫu

Tomachie tạo báo cáo HTML tương tác với các phần có thể điều hướng. Đây là những gì bạn sẽ nhận được:

Phân tích DFT công tắc — xác định công tắc cấu hình thiếu khả năng ghi đè kiểm tra, tính toán giá trị điện trở cách ly cho tương thích ATE.

Kiểm kê điểm kiểm tra với phân tích phủ đường nguồn — mọi net nguồn đều được kiểm tra truy cập kiểm tra.

Kiểm tra thiết kế EMC, xác thực thư viện linh kiện và kiểm tra footprint/mô hình — tất cả trong một báo cáo.

Bảng điều hướng bên trái cho phép nhảy trực tiếp đến bất kỳ phần nào. Báo cáo bao gồm Tóm tắt thiết kế, Kết nối chân, Giao diện bộ nhớ, Giao diện nối tiếp, Chân kết nối, Phân tích DFT, Xếp hạng chất lượng thư viện và nhiều hơn nữa.

Nội dung cần tải lên

Nén tệp sơ đồ nguyên lý thành ZIP và tải lên. Đây là những gì chúng tôi cần:

Mẹo: Khi yêu cầu sơ đồ nguyên lý từ nhà thiết kế hoặc nhà thầu, hãy yêu cầu tệp dự án (.PrjPcb hoặc .kicad_pro) cùng với tệp sơ đồ. Nhiều nhà thiết kế quên bao gồm chúng.