דוגמאות למסמכי סקירת עיצוב

ERC סטנדרטי בודק רשתות. Tomachie בודק מסלולים — מאמת שלמות זוגות דיפרנציאליים ורציפות עכבה לאורך כל שרשרת האותות, אפילו דרך רכיבים פסיביים ומחברים. הוא מוצא את הנסתר: פינים שתוארו שגוי, מסלולי עכבה שבורים ושגיאות מאפיינים בלתי נראות שמשבשות את אשפי הפריסה. דוחות אלו שנוצרו מראש מציגים את הפלט המלא של הניתוח, כל אחד מכיל יותר מ-10,000 מילים של ניתוח DFT, בדיקות EMC, ציון PCOLA-SOQ, מיפוי מחברים ותיעוד כיסוי נקודות בדיקה:

• סקירת עיצוב FPGA1394V3 — ממשק IEEE 1394 FireWire עם Xilinx XC7Z020 FPGA, ניתוח boundary scan עם BSDL, אימות שרשרת JTAG
• סקירת עיצוב MB1191 — לוח פיתוח STM32 Nucleo-144 עם מעבד ARM Cortex-M
• סקירת עיצוב TIDA-050036 — עיצוב ייחוס של לוח בסיס תעשייתי מ-Texas Instruments
• vme-wren Design Review — CERN White Rabbit VME — open-source KiCad design for sub-nanosecond timing distribution
• caiman Design Review — Open-source KiCad design
• Orthrus-TX Design Review — KiCad transmitter board project
• STM32H733 Design Review — KiCad design with STM32H7-series microcontroller
• sinthinator Design Review — KiCad project from open-source hardware
• generic pan-tilt motor PCB Design Review — KiCad motor-control board from an open-source pan-tilt project

דוגמת פלט דוח

Tomachie מייצר דוח HTML אינטראקטיבי עם מקטעים ניתנים לניווט. הנה מה שתקבלו:

ניתוח DFT של מתגים — מזהה מתגי תצורה חסרי יכולת עקיפת בדיקה, מחשב ערכי נגד בידוד לתאימות ATE.

מלאי נקודות בדיקה עם ניתוח כיסוי מסילות מתח — כל רשת מתח נבדקת לגישת בדיקה.

בדיקות עיצוב EMC, אימות ספריית רכיבים וביקורת טביעת רגל/מודל — הכל בדוח אחד.

לוח הניווט השמאלי מאפשר לכם לדלג ישירות לכל מקטע. הדוחות כוללים סיכום עיצוב, קישוריות פינים, ממשקי זיכרון, ממשקים טוריים, חיבורי מחברים, ניתוח DFT, דירוגי איכות ספריות ועוד.

מה להעלות

דחסו את קבצי הסכמטיקה שלכם ל-ZIP והעלו. הנה מה שאנחנו צריכים:

טיפ: כשמבקשים סכמטיקות ממעצב או קבלן, בקשו את קבצי הפרויקט (.PrjPcb או .kicad_pro) יחד עם קבצי הסכמטיקה. מעצבים רבים שוכחים לכלול אותם.